採択課題 【詳細】
| jh150046-NA24 | 超大規模シミュレーションのためのアーキテクチャ特性を考慮した通信削減技術 |
|---|---|
| 課題代表者 | 遠藤敏夫(東京工業大学) Toshio Endo (Tokyo Institute of Technology) |
| 概要 | 将来のスパコンアーキテクチャ上では、メモリウォール問題のさらなる悪化が予想され、様々なシミュレーションのさらなる大規模化と高速化の両立の妨げになる。そこで本プロジェクトでは、アルゴリズムの特性を考慮した、データ通信(ノード間・ノード内メモリ階層間)の削減技術の研究や、異種アーキテクチャ上での評価を行う。疎行列計算のデータレイアウト・通信最適化や、ステンシル計算のアルゴリズム局所性向上技術などを主対象とする。 |
| 関連Webページ | |
| 報告書等 | 研究紹介ポスター ／ 最終報告書 |
| 業績一覧 | (1) 学術論文 （査読あり） |
| 該当なし | |
| (2) 国際会議プロシーディングス （査読あり） | |
| 該当なし | |
| (3) 国際会議発表（査読なし） | |
| 該当なし | |
| (4) 国内会議発表（査読なし） | |
| 該当なし | |
| (5) 公開したライブラリなど | |
| 該当なし | |
| (6) その他（特許，プレスリリース，著書等） | |
| 該当なし |
無断転載禁止