jh230056

# 近代的メニーコアシステムにおける性能モデリング手法

# 星野哲也(名古屋大学)

#### 概要

複雑化する昨今の計算環境において,アプリケーションの性能に影響を及ぼす指標は多岐に渡る. ピーク性能やメモリ性能はもちろん,コア数,キャッシュの階層・速度・サイズ,ベクトル長と命 令レイテンシ,コア・ノード間の通信レイテンシなどである.このように複雑化する計算環境におい て性能モデリングは,アプリケーションの性能理解や,自動最適化のための要素技術として非常に 重要である.本課題の目的は,幅広く実用的・先端的なアプリケーションを用いた,様々なアーキ テクチャにおける性能モデルを構築することで,それに基づく自動最適化手法を構築することであ る.本年度の課題においては,Intel Sapphire Rapids をはじめとした,最新のプロセッサを用いた マイクロベンチマークによる性能モデルの構築,ステンシル計算・混合精度演算・階層型行列法な ど,近年盛んに実施されている最先端の手法を対象とし,自動最適化に向けての手動最適化,性能 評価,性能モデル化,半自動最適化などを行なった.

#### 1 共同研究に関する情報

### 1.1 共同研究を実施した拠点名

- 東北大学 サイバーサイエンスセンター
- 東京大学 情報基盤センター
- 名古屋大学 情報基盤センター
- 京都大学 学術情報メディアセンター

#### 1.2 課題分野

- 大規模計算科学課題分野
- 1.3 共同研究分野 (HPCI 資源利用課題のみ)
  - 超大規模数值計算系応用分野

#### 1.4 参加研究者の役割分担

本研究課題では,主に以下の6点についての 研究を実施した.

a) マイクロベンチマークによる近代的プロ
 セッサの詳細性能モデリング

- b) ステンシル計算の時空間ブロッキングを対
   象とした性能モデリング
- c)低精度演算を含む非線形ソルバの性能モデ リング
- d) 階層型行列法を対象とした性能モデリング による性能理解
- e) FMO プログラムの二電子積分ルーチンの
   性能モデリング
- f) 性能モデルの自動最適化への応用手法の 検討

参加研究者の役割分担は以下である.

- ・ 星野哲也 (課題代表者,名大):研究統括及 び研究 b の主導, a~d の性能モデリング
- 塙敏博 (東大): b のベンチマーク実施
- 河合直聡 (名大): cの評価及び高性能化
- 伊田明弘 (JAMSTEC): dの階層型行列演算の評価及び高性能化

- ・ 片桐孝洋 (名大): f の実施, c・e に関する
   アドバイス
- 満田晴紀 (名大,修士学生): e の高性能化 及び評価

# 2 研究の目的と意義

計算機が複雑化する中で,アプリケーション の最適化において重要である性能モデリングに ついて,それ自体をテーマとしての研究は我が 国ではあまり行われていない.マイクロベンチ マークのレベルではなく,幅広くより実用的・ 先端的なアプリケーションを用いた,様々な アーキテクチャにおける性能モデリングが求め られている.本課題では,アプリケーション最 適化,自動チューニング,ハードウェアやス パコンの設計に詳しい計算機科学の専門家,非 線形ソルバや階層型行列法に詳しい計算科学分 野の専門家による共同研究を推進し,実アプリ ケーションに近い計算カーネルと最新のアーキ テクチャを対象とした実用的な性能モデリング 手法の開発を目的とする.

性能モデリングには主に3つの意義:(a) アプ リケーション性能の理解,(b)自動最適化の要 素技術,(c)ハードウェアの設計,があると考え る.特に本課題では,実用的なアプリケーショ ンを高速化する際に重要となる(a)及び(b)に 着目する.

# 3 当拠点公募型研究として実施した 意義

本研究の目指す実用的な性能モデリングを 行うためには、様々な CPU, GPU, メモリ, 通信装置, ノード構成からなるシステムにおい て検証を実施する必要性がある.本課題で利 用を申請する Camphor 3 (京大), Wisteria-Aquarius (東大), Oakbridge-CX (東大), 不 老 Type I - II (名大), AOBA-B (東北大) は Intel Xeon CPU の3世代 (Sapphire Rapids, IceLake, CascadeLake), NVIDIA GPU の2 世代 (A100, V100), A64FX, AMD EPYC を 搭載しており, このような多様な計算機資源を 提供する本公募型共同研究にて本研究を実施し た意義は大きい.

# 4 前年度までに得られた研究成果の 概要

新規課題であるため該当しない.

### 5 今年度の研究成果の詳細

1.4 に示した項目について, それぞれ報告 する.

# 5.1 マイクロベンチマークによる近代的プロ セッサの詳細性能モデリング

近年のメニーコアプロセッサは、性能バラ ンスが変わってきている. Intel の最新世代 の CPU である Sapphire Rapids は, Intel 社 の x86 製品としては初めて High Bandwidth Memory (HBM) が用いられている.同じく HBM を搭載した「富岳」のプロセッサであ る A64FX は、一般的な DDR メモリを用い た Intel Xeon CPU と異なる特性を持つこと が知られており,アプリケーションの最適化 戦略に影響を与えている. HBM を搭載した Sapphire Rapids についても,異なる最適化 戦略が必要となる可能性があるが, Sapphire Rapids に関する評価は未だ十分ではない. そ こで本課題では、複数のマイクロベンチマーク を用いて, Sapphire Rapids を評価した. 同じ く HBM を採用する A64FX や, IceLake 世代 の Intel Xeon CPU と比較を行った. 下記の成 果については, [7] にて発表済みであるため, 詳 細についてはそちらを確認していただきたい.

### 5.1.1 stream ベンチマーク

まず, Sapphire Rapids with HBM のメモ リ性能について、指標としてよく用いられる Stream Triad( $c = \alpha * a + b$ )の結果を1に示 す. 実験に用いた Camphor システムの Sapphire Rapids のコア数は 56 であるが, ハイ パースレッディングが有効となっているため, それを考慮してスレッドとコアの割り付けを 行う必要がある.またコンパイラオプション として, -qopt-streaming-stores がある, これを-qopt-streaming-stores=always と することで,ストリーミングストアの最適 化が有効化される.ストリーミングストア とは、キャッシュへの書き込みを行わずに メモリへ結果を書き込むストアを行う方法 で,キャッシュ書き込み分のオーバーヘッ ドを削減できる. ベンチマークの配列サイ ズは 100M 要素とし、キャッシュに乗らな いサイズに設定している. コンパイラには Intel compiler 2021.7.1, オプションとして は-xCORE-AVX512, -qopenmp, -O3 を用い, 最 大 56 コアを使用した. またコンパイラオプ i  $\Rightarrow$   $\gamma$   $\mathcal{O}$ -qopt-streaming-stores=always の有無,環境変数として KMP\\_AFFINITY を balanced または compact の設定を変更して 実験した.実行時には numactl コマンドによ り、コアに近いメモリを利用するよう設定して いる.1はスレッド数を1から最大まで変化さ せた時の性能を示している. Sapphire Rapids は最大 56 コアだが, ハイパースレッディング により、112 スレッドまで計測している.

ここで重要なのは, Sapphire Rapids は理論 値で 1.6TB/sec のメモリバンド幅性能を持つ が,何らかの理由でこの性能を引き出し切れ ていないことである.性能の最も高い部分を見 ると,-qopt-streaming-stores=always と することで 3% 程度性能が向上しているが,そ れでも 880 GB/sec 程度で,理論性能の 55% しか得られていない. A64FX が HBM の 80% 以上の性能を引き出していることと比較すると かなり低い.

この理由は, John D. McCalpin (ISC 2023) らの報告 (https://www.ixpug.org/ images/docs/ISC23/McCalpin\_SPR\_BW\_ limits\_2023-05-24\_final.pdf) で示され ているが、HBM の帯域幅をコア間のメッシュ のY方向の通信性能が下回るためである.図 2は, Sapphire Rapids のコアの構成 (1 numa 分)を示したものである. コア間は X-Y の二 次元メッシュで接続されており、メッシュ間の 1 リンクの通信性能は 51.2~76.8 GB/s であ る. なお幅があるのは、熱によりクロックが変 動するためであり、メモリバンド幅を使い切る ようなカーネル実行時には 51.2 GB/s に近づ くと考えられる. 通信リンクは4系統 × X-Y の2方向あるため、メッシュの総バンド幅は HBM と同等か上回るが、HBM へのアクセス 時には図2のようにY方向の通信に律速され るため, HBM の性能が活かしきれない.

以上の結果から,アプリケーションの性能を 考える上では,メモリバンド幅は単純なメモリ 性能のみによって決まるわけではなく,コア間 のメッシュ性能なども考慮する必要があること が判明した.

#### 5.1.2 キャッシュ性能に関するベンチマーク

近年の CPU は 100 MB を超える大きな共 有キャッシュを備えるが,共有キャッシュの 性能はコア間のメッシュの性能に依存するた め,性能モデル構築の上で考慮する必要があ る.図3は, Sapphire Rapids のメモリ階層を 示したものである.同様に HBM メモリを備え る A64FX は,L1 キャッシュがコアローカル のキャッシュで,L2 キャッシュが共有キャッ シュであるが,Sapphire Rapids ではL1 及び



図1 Sapphire Rapids における Stream Triad.



図 2 Sapphire Rapids のコア構成(1 numa 分)と帯域幅

L2 キャッシュがコアローカルのキャッシュで, L3 キャッシュが共有キャッシュとなっている.

そこで A64FX と Sapphire Rapids の両者 において、図4のコードを用いて評価を行なっ た.なお、A64FX では SVE 命令に置き換え たものを使用した.図4のコードを OpenMP を用いて並列化し、以下の3種を試した.

- normal:スレッドローカル領域でA(:) = A(:) + B(:)を繰り返す.
- normal\_w/barrier : for 文終了後に#omp barrier を呼ぶ.
- round\_w/barrier : 読み書きする領域をスレッド間でラウンドロビンに交換しながらA(:) = A(:) + B(:) を繰り返す.



図 3 Sapphire Rapids のメモリ階層.

Sapphire Rapids 及び A64FX における結果 をそれぞれ図 5 及び図 6 に示す. A64FX で は normal\_w/barrier と round\_w/barrier の性 能がほぼ一致しているが, Sapphire Rapids では乖離している. これは A64FX が両者 で L2 キャッシュを使う一方で, Sapphire Rapids は normal\_w/barrier を L2 キャッシ ュ, round\_w/barrier を L3 キャッシュを使っ て実行するためである.

グラフのY軸はコアあたりの性能であるが, これを全コアでの性能に換算すると,Sapphire Rapids の round\_w/barrier の性能は Stream triad のスループットの2倍強となる.これは, ラウンドロビンによるメッシュ間のデータ交換 では,図2に示した X-Y 両方向のリンクを利 用できているためと考えられる.

上述の結果から,アプリケーションの性能モ デルを考える上では,コア間の通信方法,共有 キャッシュの性能,コアローカルなキャッシュ の性能など,考慮すべきパラメータがさらに増 加傾向であることがわかる.

<pre>for(i = 0;i &lt; size;i+=8){</pre>
m512d veca = _mm512_load_pd(A+i+id*size);
m512d vecb =mm512_load_pd(B+i+id*size);
<pre>veca = _mm512_add_pd(veca,vecb);</pre>
_mm512_store_pd(A+i+id*size,veca);
}

図 4 *A* = *A* + *B* を繰り返す, キャッシュ 性能を測るためのマイクロベンチマークコー ド.変数 id を変更することで, スレッドロー カルなアクセスとスレッドを跨ぐアクセスを 制御する.



図5 図4を Sapphire Rapids で評価した結果.



図6 図4をA64FX で評価した結果.

# 5.1.3 命令レイテンシに関するベンチマーク

上述の実験では,近年の CPU の性能モデル を考える上では,単にメモリの性能だけではな く,コア間のメッシュ性能など,様々な要因が アプリケーションの性能に影響することを示 した.CPU のコア性能に関しても,単にピー ク性能だけでなく,命令レイテンシやレジス タ容量についても考える必要がある. A64FX, Sapphire Rapids 及び Intel Xeon IceLake を 用いて,図7のコードによる評価を行なった. なお,A64FX では SVE 命令に置き換えたも のを使用した.

図 7 のコードは, c = c + a \* bを繰り返す ループを変形したものである.通常このループ はコンパイラの最適化により高速に実行されて しまうが, intrinsics を用いて実装することで 敢えてパイプライン並列化を阻害するコードと なっている. ループイテレーション間で命令の 依存性がある(右辺に現れる変数 veccN が前 ループイテレーションの左辺変数として現れて いる)ためであるが, ループボディ内で別変数 に書き込む statement を増加させると, その分 だけパイプライン並列化が可能となる.

各プロセッサにおいて,ループボディ内の独 立な statement 数を 1~40 まで変化させた際 の性能を,図8に示す.

結果から,ピークに達する,つまり FMA 命 令のレイテンシを隠し切る、までに必要な独立 な statement 数, つまりパイプライン並列数, は, Sapphire Rapids 及び IceLake では 10, A64FX では 20 となることがわかる. これは FMA 命令 + 代入命令のレイテンシ (Sapphire Rapids  $\geq$  IceLake  $\natural 4 + 1$  cycle, A64FX  $\natural t$ 9+1 cycle)と FMA 演算器の数を(全プロ セッサで2 FMA)を考慮すると妥当な数値 である. また A64FX は statement 数 31 で 性能が大幅に低下している一方で, Sapphire Rapids と IceLake では性能低下が緩やかであ る. Statement 数 31 の時に必要なベクトルレ ジスタ数が 33 であり、32 を超えたことによる 性能低下は妥当であるが、プロセッサ(あるい はコンパイラ)によってその度合いは大きく異 なることがわかった.

A64FX のように命令レイテンシの大きいプ

<pre>for(i = 0;i &lt; size;i+=8){</pre>
m512d veca = _mm512_load_pd(A+i+id*size);
m512d vecb = _mm512_load_pd(B+i+id*size);
<pre>veca = _mm512_add_pd(veca,vecb);</pre>
_mm512_store_pd(A+i+id*size,veca);
}

図7 *c* = *c*+*a*\**b* を繰り返す, ピーク性能を 達成する上で必要なパイプライン並列数、レ ジスタスピルの影響を測る目的のマイクロベ ンチマークコード.



図8 図7をSapphire Rapids, A64FX, Intel Xeon IceLake で評価した結果.

ロセッサでは、ピーク性能を得られるスイート スポットが狭いことなども考慮して性能モデル 化する必要性があることがわかる.

# 5.2 ステンシル計算の時空間ブロッキングを 対象とした性能モデリング

アプリケーションに近いベンチマークとし て、7 点ステンシルと呼ばれる、流体計算に頻 出する3次元の拡散方程式のカーネル(図9) を利用する.特に、時空間ブロッキングと呼ば れる高速化手法に着目し、性能モデル化を目指 す.時空間ブロッキングは、依存性があるため に単純には並列化できない時間ループをブロッ クに区切り、計算の依存性を解決しながら、ブ ロック内の計算をキャッシュ内で完結するこ とで、メモリへのアクセス頻度を下げ、高速化 する手法である.この手法は、計算の依存関係 を解消するために冗長な計算やコア間の通信を 行う必要があるため,メモリ性能,キャッシュ 性能,コア間の通信性能,コア性能など,実に 様々なパラメータが性能に寄与しており,性能 モデル化が困難な題材の一つである.

7 点ステンシル計算に,時空間ブロッキ ングを含む以下の最適化を適用し,Sapphire Rapids, A64FX, Intel Xeon CascadeLake を 用いて評価した.各最適化の詳細については [7] を参照していただきたい.

- BASE: 9 のベースライン実装.
- FT: ファーストタッチを行った実装.
- PEEL: ループピーリングや branch hoisting と呼ばれる,最内ループ中の分岐を ループの外に出す手法.例外処理の発生す るループの端の処理のみ分離する.
- Ydim: 9の2行目の omp parallel for 指示 文を, nowait 指示節を付与した上で4行 目のループに適用し, y 軸分割を行う実装.
- Y-Zdim: omp parallel for 指示文を用い ず、スレッド番号を利用し、y-zのループ を 2 次元分割する. この際 z 軸ループは NUMA 単位で 4 分割し、y 軸ループはコ ア単位で分割する.
- INT: AVX512 や SVE の Intimisics を利 用した実装.
- UNR: ループアンローリングにより、ループ内で実行される独立な命令数を増やすことで、パイプライン実行の効率化を図った実装.
- REG: x 軸方向のレジスタブロッキング を行った実装.また AVX512 の\_mm512 \_alignr\_epi64() 命令を利用することで、非 アラインドなメモリアクセスを回避する.
- TILE: タイリングによるキャッシュの利
   用効率化を行った実装.
- TB: 時空間ブロッキング(別名: テンポラ

#### ルブロッキング)を適用した実装.

図10に、上記最適化を順次適用した結果を示 す. 全体的な傾向として, Sapphire Rapids の 結果は CascadeLake よりも A64FX の性能の 傾向と似ている.上記最適化のうち,Y-Zdim<sup>10</sup> が効果的であることがわかる. これは, NUMA 間で発生するキャッシュコヒーレントのための 通信を最小化するための分割手法である. つま 14 り, Sapphire Rapids では, NUMA 間通信が<sup>16</sup> 性能の足を引っ張ることが考えられるため、そ 18 の点に気を付ける必要がある. UNR で表され20 るループアンローリングは、A64FX で有効で<sup>22</sup> ある一方, Sapphire Rapids では性能を低下さ<sup>24</sup> せる要因となった. A64FX で有効だった理由 は、5.1.3節で説明した命令レイテンシによる ものと考えられる.ステンシル計算は一変数 への足し込みを行うため、命令間に依存が生じ る. ループアンローリングはループボディ内の 独立な statement 数を増やす効果があるため である. 一方 Sapphire Rapids で性能が低下 した原因は性能モデルからは説明がつかず、他 の要因を考える必要がありそうだが、原因の究 明には至っていない. また TB で表される時空 間ブロッキングは、DDR メモリを搭載する従 来型の CPU である CascadeLake で非常に有 効であるものの, Sapphire Rapids では有効で はなかった、時空間ブロッキングはメインメモ リへの負荷を抑え、キャッシュの負荷を増加さ せる手法である. 今回適用した時空間ブロッキ ング手法は、ラストレベルの共有キャッシュを 利用する手法であったため、5.1.1や5.1.2で説 明した通り、ラストレベルキャッシュが負荷の 増加に耐えられなかったと考えられる.

A64FX においても時空間ブロッキングは有 効ではなかったが,こちらはプロファイリング の結果を見るに,時空間ブロッキングで冗長な

do {
<pre>#pragma omp parallel for</pre>
for (int $z = 0; z < nz; z++$ ) {
for (int y = 0; y < ny; y++) {
for (int $x = 0$ ; $x < nx$ ; $x++$ ) {
int c = x + y * nx + z * nx * ny;
int $w = (x == 0)$ ? c : c - 1;
int $e = (x == nx-1)$ ? $c : c + 1;$
int n = (y == 0) ? c : c - nx;
int $s = (y == ny-1)$ ? c : c + nx;
int b = $(z == 0)$ ? c : c - nx *
nv:
int t = (z == nz-1) ? c : c + nx *
ny;
f2 t[c] = cc * f1 t[c]
+ cw * f1 t[w] + ce * f1 t[e]
+ cs * f1 t[s] + cn * f1 t[n]
+ cb * f1 t[b] + ct * f1 t[t]:
}
}
}
double $*tmp = f1 t$ :
$f_{1,t} = f_{2,t}$
$f_{2} = t_{mp}$
time $+=$ dt:
$\frac{1}{2} \frac{1}{2} \frac{1}$
J WHITE (CIME + 0.0≁dC < 0.1);

図9 7 点ステンシルのカーネル

計算が増えたことによって,キャッシュではな くコアの負担増によって性能が低下したと考え られる.

上記のように、プロセッサのパラメータに よって最適化方針が全く異なることがわかり、 また性能モデルから律速原因の説明が可能で あることがわかった. A64FX 及び Sapphire Rapids での高速化のためには、単なるパラ メータの調整ではなく、実装方針を切り替える 必要があり、性能モデルに基づく自動最適化は 今後の課題である.

# 5.3 低精度演算を含む非線形ソルバの性能モ デリング

近年では倍精度から単精度への変更など,演 算の低精度化による高速化手法について盛んに 研究されている.単純に倍精度から単精度や半 精度へと全ての演算を置き換えるのであれば, コードの書き換えは単純であるが,シミュレー ションの精度が不足することが考えられる.性 能と精度の両立を狙い,コードの一部分だけを



図 10 7 点ステンシルに順次最適化を適用した結果.



図 11 提案の MixedPrecision blocks 及び block 指示文の概要. Block 指示文中に出現 する変数を全て抽出し,新たに宣言した低精 度の変数と置き換える.Blocks 指示文は block 指示文の外側に宣言し, blocks 指示文が宣言 された場所で変数の変換が行われる.

# 5.4 階層型行列法を対象とした性能モデリン グによる性能理解

シミュレーションにおいて出現する密行列を 低ランク行列で近似し高速化を目指す手法に関 しても盛んに研究されている.例えば境界要素 法を用いた地震シミュレーションでは,係数行 列として現れる密行列を用いた密行列・ベクト ル積に密行列・ベクトル積に性能が律速される ため,低ランク近似行列である *H*-行列や格子 *H*-行列を用いることによる高速化が試みられ ている.

しかしながら, *H*-行列が持つ構造の複雑性 から,スレッド並列手法やプロセス間の負荷分 散に課題が生じる.格子*H*-行列法は*H*-行列法 の複雑性を緩和する手法であるが,複雑性を緩 和する(格子サイズを小さくする)程に密行列 に近づき,高速化の恩恵は得られにくくなる. 自動による最適パラメータの抽出のためには性 能モデリングが必要であり,そのためには実装 の最適化が不足していた.特に,GPUクラス タ向けの実装及び最適化は十分に行われたこな かったため,本研究課題では,格子*H*-行列を 用いた地震シミュレーションプログラムである HBI のマルチ GPU 並列化を行った.

発表 [6] では, GPU 向けの単体性能のチュー

低精度化する手法が考えられるが,コードのど の部分を変更すればどの程度のシミュレーショ ン精度と計算性能が得られるのかは明らかでは なく,また人手によりしらみ潰しにコード変更 を適用するのは現実的ではない.

本課題では,低精度化の部分適用の自動化に 向け,自動チューニング言語 pp-OpenAT の指 示文による,半自動の部分低精度化適用手法を 開発し,評価を行なった [1].提案の指示文の 概要を 11 に示す.発表 [1] では,大気海洋シ ミュレーション NICAM の物理過程を 36 のブ ロックに区分して本指示文を適用し,ブロック の低精度化の効果をしらみ潰しに調査した.結 果として,低精度化の部分適用によって性能向 上が得られるブロックと,逆に性能が低下する ブロックがあることが判明した.性能低下の要 因は,精度変換によるオーバーヘッドや,倍精 度と単精度の変数同士の演算では倍精度側に キャストされる都合上性能向上が得られないこ となどが影響していることがわかった.

今後は変換によって得られる速度向上を性能 モデル化し, pp-OpenAT の自動チューニング 機構に組み込むことが目標である.



図 12 素朴なマルチ GPU 化(実装 3)と提 案手法(実装 4)の比較.

ニング手法及び,マルチ GPU 向けの最適化手 法の提案を行なった.図 12 は,格子 H-行列・ ベクトル積の素朴なマルチ GPU 実装と,格子 をある程度ひとまとめにして GPU に処理させ る手法を比較したものである.素朴な手法では 台数効果による性能向上が得られなかったが, 最適化によって性能向上が得られている.処理 をまとめる単位は現状決め打ちであり,最適点 の探索は今後の課題である.また自動最適化に 向けて,性能モデリングを進めていく.

# 5.5 FMO プログラムの二電子積分ルーチンの 性能モデリング

タンパク質などの生体高分子における分子軌 道計算のシミュレーションは、高分子ダイナミ クスの理解と、その理解に基づく創薬の面から 応用が強く期待され、例えば新型コロナウイル スのスパイクタンパク質や、メインプロテアー ゼにおける分子同士の相互作用エネルギーの計 算に活用されてきた.分子軌道計算では、一般 にカットオフと呼ばれる手法により、分子間の 距離が遠く相互作用を無視できる場合に計算を 省略することで高速化を図る.しかしカットオ フは分子軌道計算プログラムの最内ループ内で if 文として実装されるため、プログラムのベク トル化効率に悪影響を与える.加えてカットオ フにより計算が省略される頻度は計算対象に よって異なるため,適切な最適化戦略が異なる 可能性がある.そこで自動最適化に向け,本研 究課題では分子軌道計算シミュレーションソフ トウェアである ABINIT-MP の主要ルーチン である,二電子積分生成を対象として,最適化 及び評価を行なった.

発表 [5] では,カットオフを考慮した効率的 なベクトル並列化手法や,ロードバランシング 手法を提案した.

# 5.6 性能モデルの自動最適化への応用手法の 検討

本課題の最終目標は,性能モデルを用いたプ ログラムの自動最適化である.発表 [8] では, 説明可能 AI (XAI) SHAP による機械学習モデ ルの構築及び解釈を試みた.不完全コレスキー 分解前処理共役勾配法の係数行列を画像化し, 最大 fill-in レベルや閾値をパラメータとし,モ デルの構築や性能推定を行なった.

# 6 今年度の進捗状況と今後の展望

本研究課題では,アプリケーションの性能理 解や自動最適化に資する性能モデルの構築を目 的とし,マイクロベンチマークによる評価や, 各種実アプリケーションカーネルの最適化・評 価を行なってきた.

性能モデルを構築する上で最適化や評価は欠 かせないものであり、この点に関しては十分な 進展があったといえる.また性能理解を促進す るために作成したマイクロベンチマークは、特 に Sapphire Rapids におけるアプリケーショ ン性能を分析する上で非常に役に立った.一方 で、自動最適化に資する、各種カーネルの性能 モデル化には至っておらず、今後も自動最適化 に向けて研究を進めていく予定である.

# 7 研究業績一覧(発表予定も含む)

### 国際会議プロシーディングス (査読あり)

[1] Xuanzhengbo Ren, <u>Masatoshi Kawai</u>, <u>Tetsuya Hoshino</u>, <u>Takahiro Katagiri</u>, and <u>Toru Nagai</u>. Auto-tuning Mixed-precision Computation by Specifying Multiple Regions. 2023 Eleventh International Symposium on Computing and Networking (CAN-DAR)

[2] <u>Masatoshi Kawai</u>, Akihiro Ida, <u>Toshihiro Hanawa</u>, and <u>Tetsuya Hoshino</u>. Optimize Efficiency of Utilizing Systems by Dynamic Core Binding. HPCAsia '24 Workshops: Proceedings of the International Conference on High Performance Computing in Asia-Pacific Region Workshops

#### 国際会議発表 (査読なし)

[3] <u>Tetsuya Hoshino</u>, Akihiro Ida, and <u>Toshihiro Hanawa</u>, Optimizations of *H*matrix-vector Multiplication for Modern Multi-core Processors, Japan Geoscience Union Meeting 2023

[4] <u>Tetsuya Hoshino</u>, Akihiro Ida, and <u>Toshihiro Hanawa</u>, Optimizations of *H*matrix-vector Multiplication for Modern Multi-core Processors, International Council for Industrial and Applied Mathematics

#### 国内会議発表 (査読なし)

[5] 満田晴紀, <u>星野 哲也</u>, 望月祐志, 坂倉耕太, <u>片桐孝洋</u>, <u>大島聡史</u>, <u>永井亨</u>, 河合直聡: 分子軌 道計算プログラムの性能評価と自動チューニン グ適用の検討, 研究報告ハイパフォーマンスコ ンピューティング(HPC), 2023-HPC-190

[6] 百武尚輝, <u>星野哲也</u>, 小澤創, 伊田明弘, 安藤亮輔, <u>河合直聡, 永井亨, </u>片桐孝洋: OpenACC を用いた地震シミュレーションの GPU 並列

#### 化, 情報処理学会全国大会 2024

[7] <u>星野哲也</u>, 河合直聡, 伊田明弘, <u>塙敏博</u>, <u>片桐孝洋</u>:HPC カーネルベンチマークによる Sapphire Rapids HBM の性能評価, 研究報 告ハイパフォーマンスコンピューティング (HPC), 2024-HPC-193

[8] 中谷崇真, <u>河合直聡</u>, <u>片桐孝洋</u>, <u>星野哲也</u>, <u>永井亨</u>: ICTCG 法の実行時間予 測モデルに対する説明可能な AI の適用, 情報 処理学会全国大会 2024