

課題番号 jh180050-NAJ

分子動力学計算ソフトウェア MODYLAS のストロング スケーラビリティ向上のための演算および通信性能最適化

安藤嘉倫 (名古屋大学)

概要 本課題では平成 27, 28 および 29 年度 JHPCN 課題に引き続き汎用分子動力学計算ソフトウェア MODYLAS について, ポスト「京」を見据えた, Oakforest-PACS に代表されるメニーコアおよびワイドSIMDクラスタの性能を發揮させるための並列化チューニングを実施した. 分子動力学計算のホットスポットである粒子対計算部分について, 512bit SIMDを備えたハードウェア (Xeon Phi (Knights Landing (KNL)), Skylake SP (SKX)) 上での SIMD 処理性能向上を実現した. ストロングスケーラビリティを向上させるために, アシスタントコアの利用, 座標および多極子についての MPI 通信の RDMA 通信への換装, およびハイパースレディングの効果の検証を含めた最適な並列条件の探索を行った. 特に RDMA 通信への換装によりレーテンシー律速であった通信時間を大幅に削減することができた. これら成果はポスト「京」での MODYLAS を用いた大規模・長時間の分子動力学計算実現に貢献するものである.

1. 共同研究に関する情報

(1) 共同研究を実施した拠点名

名古屋大学情報基盤センター

東京大学情報基盤センター

九州大学情報基盤研究開発センター

(2) 共同研究分野

■ 超大規模数値計算系応用分野

(3) 参加研究者の役割分担

全体統括: 安藤

MPI 並列化性能統括: 荻野

分子動力学計算のアルゴリズム開発:

安藤, 吉井, 藤本, 篠田, 岡崎

並列化コーディング (MD 計算全般):

安藤, 坂下, 藤本

プログラム SIMD 性能評価: 大島, 片桐

Xeon Phi 向け並列化コーディング: 大島

自動性能チューニング技術提供: 片桐

アシスタントコア評価: 中島, 片桐

並列化コーディングおよび並列アルゴリズム
開発 (OpenMP, SIMD): 鈴木, 坂下

化学, 物理, 生物, およびウイルス学といった様々な学問分野において実験とならぶ解析ツールとして広く普及している. 加えて工業分野においても分子の特性を活かしたナノ機能性材料や高分子材料を設計する際に MD 計算により得られる知見が不可欠になりつつある. 分子内・分子間の相互作用には様々あるが, 分子集団系の物性をシミュレーションにより正しく再現するには長距離性のある静電相互作用を精度よく計算する必要がある. しかしながら, 図 1 にあるように長距離原子間静電相互作用を含めた実用の研究において MD 計算であつかえる原子数および計算時間は, 「京」コンピュータといった最新鋭のスーパーコンピュータを用いたと




図 1 長距離静電相互作用計算を含む MD 計算で扱う原子数および時間スケールの変遷.

2. 研究の目的と意義

研究の目的 現在分子動力学 (MD) 計算は,

しても 1 千万原子系 (空間サイズとして 50 ナノメートル立方程度) に対する数 100 ナノ秒の計算が限界である。より大規模かつ長時間な MD 計算を行うことで、上記学問分野におけるブレークスルーが期待できるだけでなく、産業応用として MD 計算により高精度な材料設計が可能になるなどが期待される。

本研究では、平成 27, 28 および 29 年度に続き汎用分子動力学計算ソフトウェア MODYLAS に対して FX100, Xeon Phi クラスタ (Oakforest-PACS) および Xeon Skylake-SP クラスタ (ITO サブシステム A) といった最新のメニーコア・ワイド SIMD 型の計算機、さらには将来のエクサスケールマシンの性能を發揮させるためのスレッド並列およびワイド SIMD への最適化チューニングを行う。さらに 1MD ステップあたり数 ms の実行時間を目標として、MPI 並列のストロングスケラビリティを向上させるためのアシスタントコアを生かした MPI 通信時間削減についても試みる。必要に応じてストロングスケールに適合した MD 計算アルゴリズム開発についても行う。これら成果を有効に活用して、将来ポスト「京」コンピュータなどのエクサスケールマシンと MODYLAS によって数億から 10 億原子系での 1 μ 秒を超えた実用的な MD 計算を目標とする。

研究の意義 スーパーコンピュータの進化はノード数の増加が頭打ちになり、ノード当たりのコア数および SIMD ベクトル長 (SIMD 幅) を増加させシステム全体の演算性能を向上させる方向にある。SIMD 幅は「京」において 128bit であったのに対し、FX100 では 256bit、最新の Xeon Phi (Knights Landing (KNL)) では 512bit ある。ポスト「京」についても ARM アーキテクチャを用いた 512bit SIMD が採用される予定であることが発表されている。これら次世代のマシンでは、コア数および SIMD 幅の増加によって現行のプログラムの各所でスレッド並列性および SIMD

並列性が確保できなくなる。一方、分子動力学ソフトウェア MODYLAS は「京」コンピュータの全ノード規模での MPI 並列計算に対応したチューニングが施されており、平成 27, 28 および 29 年度 JHPCN 課題において FX100 の 32 コアでの OpenMP 並列化チューニング、さらには Xeon Phi Knights Corner (KNC) を用いた 240 コアまでのスレッド並列性能検証、および準ホットスポットの性能向上を進めてきた。本課題でのメニーコア・512bit ワイド SIMD アーキテクチャ型クラスタ (Oakforest-PACS, ITO) 上での並列化効率向上のための研究は、近い将来、ポスト「京」上での高効率な並列化 MD 計算を実現するうえで不可欠である。

3. 当拠点公募型共同研究として実施した意義

メニーコア・ワイド SIMD といったハードウェアの日進月歩の進化に MD 計算ソフトウェアが対応していくためには、最新のアーキテクチャの基本性能および対応コーディングに詳しいコンピュータ・サイエンスの研究者と MD シミュレーションを用い実際の研究を実施している者とが協力した学際領域分野の研究が不可欠である。本課題では両分野の専門家が共同研究者として参画している。本課題に参加するコンピュータ・サイエンスの研究者および学生(中島)はハイパフォーマンスコンピューティング全般を専門とし、特に自動性能チューニング(AT)に詳しい研究者 (片桐)、最新のメニーコア技術に詳しい研究者 (大島)、並列化技術全般に詳しい研究者 (鈴木, 坂下)、および MPI 並列化技術に詳しい研究者 (荻野) から構成される。複合・階層的な最新のメニーコア・ワイド SIMD 型の計算機システムを使いこなす上で不可欠な人員構成である。一方、MD シミュレーションの研究者は、MD 計算ソフトウェア MODYLAS の基本設計に最初から関与しかつ MD 計算の基本原理に詳しい研究者 (安藤、

藤本, 吉井, 岡崎) および現行の MODYLAS 並列化の内容に詳しい研究者 (安藤, 藤本, 坂下) および粗視化 MD 計算に詳しい研究者 (篠田) から構成される. 両者の協業により, プログラミングレベルでの並列性能チューニングだけでなく, 必要に応じて MD 計算のアルゴリズムレベルでの性能向上も期待される. 本年度後半から, 上記研究者に加え, RDMA 通信実装に実績のある理研 R-CCS の中尾昌広博士に協力を仰ぎ研究を進めた.

4. 前年度までに得られた研究成果の概要

MODYLAS では長距離静電相互作用計算に高速多重極展開法(図 2)を用いている. 過去 3 年間の JHPCN 課題において, 主に FX100 を使い, MD 計算における以下のホットスポット二箇所,

(1) Lennard-Jones 相互作用および静電相互作用の粒子対計算 **p2p**

(2) 高速多重極展開法(FMM)での多極子から局所展開係数への変換 **M2L**

についてのメニーコア対応スレッド並列最適化を行い顕著な性能向上を得た. その詳細は H27 および H28 年度の JHPCN 最終報告書に譲る. 概要は, (1)の p2p についてオリジナルコードではスレッド並列対象 do ループ長不足 (表 1) により大きな負荷不均衡が生じていたところ, 新たに 4 つの並列化手法 (その 1: 該当 do ループ長の伸張, その 2,3: スレッド並列化位置の変更, その 4: それらの融合的方法) を提案することにより, スレッド間不均衡を 1%以下と劇的に縮小することができた. 同時にスレッド単体性能についても向上させ, 表 2 に示す顕著な性能向上を達成した. これら成果を J. Supercomput. 誌に公刊した. (2)の M2L については, FMM の 3 階層目以降での処理において不適切なチャンクサイズ設定により大きなスレッド間負荷不均衡が生じていた. 均一なスレッド並列性を確保できるようチャンクサイズを最適化す




図 2 高速多重極展開法 (FMM)の主要演算. p2p およびM2Lのほか, 点電荷から多極子展開係数への変換 p2M, 多極子のマージ M2M, 多極子 Ewald法, 局所展開中心の移動L2L, および局所展開係数をもちいた点電荷上の電場の計算 L2p から構成される.

N×N×N: 計算領域セル数, N: スレッド数
セル内の原子数を40として評価

	粒度 (計算原子対数)	スレッド数Nの上限			
		N×N×N	2×2×2	4×4×4	8×8×8
オリジナル	cell内分割 8000/N _i	40	40	40	40
改良その1	column内分割 8000N/N _i	40N	80	160	320
その2	cell単位 8000	25N ²	200	1600	12800
その3	square単位 8000 ² ~ 200000	N(N+4)(N+4)	72	256	1152
その4	column単位 8000N	25N ²	100	400	1600

*) MPI領域境界ではi-squareがクリッピングされ, 有効なセル数が25から最低1まで減少する

表 1 p2p スレッド並列における粒度およびスレッド数上限. この表中での N は, 軸当たり担当サブセル数.

16コア実行 (1CMGIに1MPIプロセス)

	秒	GFLOPS	ピーク比	L1Dミス率	L2ミス率	SIMD化率
オリジナル	6.20	130.4	23.1%	0.40%	0.00%	96.56%
改良その1	4.83	168.2	29.9%	0.14%	0.00%	96.56%
その2	4.23	192.2	34.1%	0.25%	0.00%	96.56%
その3	4.02	200.9	35.7%	0.20%	0.00%	96.56%
その4	4.11	197.0	35.0%	0.08%	0.00%	96.56%

32コア実行 (1ノードに1MPIプロセス)

	秒	GFLOPS	ピーク比	L1Dミス率	L2ミス率	SIMD化率
オリジナル	4.74	170.4	15.1%	0.45%	0.02%	96.56%
改良その1	3.14	257.1	22.8%	0.30%	0.02%	96.55%
その2	2.87	284.9	25.3%	0.22%	0.04%	96.56%
その3	2.21	365.9	32.5%	0.09%	0.01%	96.56%
その4	2.32	349.8	31.1%	0.12%	0.02%	96.56%

GFLOPS値はMPIプロセスあたり, SIMD化率= SIMD浮動小数点演算命令率

表 2 FX100 での p2p 性能比較. オリジナルおよび改良コードでの 16 および 32 スレッド実行. 表 1 での N=4 の条件で計測.

ることで, 3 階層目以上においても高速化が達成された.

これらホットスポット二箇所の高速化により, 準ホットスポットであった p2M, L2p および二面角相互作用の計算などが律速段




図 3 p2p の KNC および KNL でのベンチマーク結果. 横軸スレッド数, 縦軸はタイマー挿入により測定した実行時間. 表 1 での $N=4$.

階となった. 特にこれら箇所での SIMD 化率が 0.6%, 15.1%, 0.3% と非常に低いことが性能のボトルネックであった. 詳細は H28 年度最終報告書に譲るとして, IF 文の削除, SIMD 化対象ループの伸長, プリファクター (定数) 計算部分の分離などにより, SIMD 化率をそれぞれ 49%, 55%, 69% に向上させることに成功した. 結果 MD 計算プログラム全体の計算時間を 25% 程度削減することに成功した.

H29 年度 JHPCN 課題では最新の KNL で構成された Oakforest-PACS 上において詳細な性能プロファイルを取得し, メニーコアおよび 512bit SIMD へのさらなるコード最適化を進めた. 図 3 にあるように, 同じスレッド数

で比べた場合 KNL での p2p 実行時間は KNC に比べ 1/5 倍程度に縮小された. KNL 上でのコード間の優劣をみると, 16 スレッドまではコードその 3 (図中 code3) がもつとも優れているのに対し, 32 スレッド以上ではその 1 (図中 code1) が優勢となった. このスレッド数の増加につれ code1 が優勢になる傾向は KNC と KNL とで変わらなかった. 64 スレッド以上の実行ではオリジナルコード, およびコード 2~4 の性能が大幅に劣化した. その原因を探るべく VTune による SIMD 化率等のプロファイルを試みたものの, 1 ステップあたりの実行時間が小さい p2p においては, Oakforest-PACS にインストールされた標準プロファイラ VTune では有益な情報が全く得られないことが判明した.

代替案として, 同じく 512bit SIMD を備えた Xeon Gold (九大 ITO サブシステム A, Skylake-SP, 18 コア) 上での性能評価を試みた. VTune ではなく理研 AICS の開発した性能分析ライブラリ PMLib を用いることにより ifort コンパイラの発行する SIMD 命令の詳細を解析し, 512bit SIMD を強制発行するオプション `-axCOMMON-AVX512` を加えた場合に p2p および M2L において 512bit SIMD 命令 (DP_AVXW) の割合が 90% 以上になることを確認できた. しかしながら実行時間については 512bit SIMD を強制発行しないオプション `-axCORE-AVX512` を加えた場合に最小になった. Xeon Gold 6154 では DP_AVXW 命令発行時にクロック周波数が低下すること, および `-axCOMMON-AVX512` オプションを付けた際に peel ループも SIMD 化してしまっていることが原因であった. そのためオプション `-axCORE-AVX512` に戻した上で該当ループの前に `!$OMP SIMD SIMDLLEN(16)` ディレクティブを加えることで, DP_AVXW 命令の発行率を 90% 以上に保ったまま実行時間を削減することに成功した. さらに同様の方法により M2L, p2M および L2p についても

-axCORE-AVX512 を指定した場合よりもさらに短い実行時間を高い 512bit SIMD 命令率とともに実現することができた。

Skylake-SP と PMLib の組み合わせにより我々の開発してきたコードは 512bit SIMD 命令に十分対応したものとなっていることを確認し、本年度 JHPCN 課題においてさらにコードを最適化するための指針を得た。

5. 今年度の研究成果の詳細

・アシスタントコアの利用

非同期通信での明示的なアシスタントコア利用時の性能について、FX100 における環境変数の指定により性能を評価した。FX100 はノード内に 2 アシスタントコアを搭載し CMG あたり 1 プロセスでの利用が想定されているが、実際のサイエンス研究において利用する上でノード内に 2 以上の複数プロセスを立てる場合も多くあり、それら条件についても評価を行なった。表 3 にアシスタントコア利用時の環境設定を記載した。測定対象は MODYLAS_1.0.2 に標準で用意されているインプット water とし、使用ノード数を 8、ノードの 3 次元形状を 2x2x2 とした。図 4 に示すように、アシスタントコアの明示的な利用

表 3 アシスタントコア利用時の環境設定

ノード割り当て	メッシュ
通信方式	非同期通信
観測ステップ数	50000 ステップ
観測回数	10 回




図 4 アシスタントコアによる実行時間比較




図 5 異なる 3 つのマシン環境 (FX100, ITO, OFP) での P2P ストロンクスケーラビリティの比較. 紫(測定値), 青(理想値). ノード内プロセス/スレッド数条件, および使用コード種は最速のものを選択. 詳細は成果 7. (2)-[1]参照.

を指定した場合ノード内 2 プロセスの場合においても、アシスタントコアの積極的な利用で高速化されなかった。これは現在の MODYLAS の通信実装ではアドレス計算などの通信前後処理を除き通信と計算がオーバラッピングしていないためである。さらにノード内のプロセス数が 4, 8 と増加するにつれ性能劣化が顕著になった。これはノード内の 2 アシスタントコアを複数のプロセスで共有したことによる。アシスタントコア利用時に実行時間を削減するための課題として、通信実装の改良を行う必要があることがわかった。

・最適な MPI/OpenMP 並列条件の探索

前年度の成果、特に KNL における p2p 性能分析結果についての議論を深め、その結果を元に国内研究会にて口頭発表を行った (予稿有り, 査読なし)。さらにこれまでに開発した p2p コードバリエーションの見直しを行うと共に、FX100・KNL・SKX にてノード内のスレッド数やプロセス数を様々に変更した場合の性能やストロンクスケーラビリティの違いを比較したり (図 5), KNL における MCDRAM と DDR4 の性能差などについても評価を行った。これら結果をもとにさらなる性能改善に向けた性能評価を進めている。なおこれらの研究結果は査読付き国際会議に採択され、発表およびプロシーディングス (IPDPSW2019)採録予定である。

・ 512bit SIMD への P2P コード最適化

前年度の Skylake-SP 上での調査において、as is の P2P コードでは 512bit SIMD 命令による計算時間削減は容易でないことがわかっていた。その主な理由は、従来の MODYLAS コードにおいて MPI 通信の効率面から座標配列を AoS 形式 wkxyz(3,n) として定義していることにあると推測された。ベクトル化は原子番号についての添字 n に対して行っているため、AoS 形式では因子 3 によってデータへのアクセスが不連続になってしまい、Fortran コンパイラによる SIMD 最適化が行いづらい。これを SoA 形式として定義した work 配列を用いることで、Skylake-SP および KNL においても表 4 にあるような高速化が達成された。特に KNL において 30%と大きな削減率が得られた。なお元配列から work 配列へのデータコピーによる時間増分が懸念されたが、配列全てをコピーするのではなくブロック化された演算に必要な最小限の範囲にコピーを止めることで、この増分を抑えることができた。

表 4 配列形状変更による P2P(code1)演算時間の削減効果。単位は ms.

	従来	SoA	削減率
Skylake-SP ¹	2.140	1.976	8%
KNL ²	8.582	6.048	30%

¹ITO, -xHost -qopt-zmm-usage=high 指定.


²Oakforest-PACS, -axMIC-AVX512 指定.

・ MPI 通信の RDMA 通信による換装

MODYLAS において原子間相互作用を計算する際に必要とされる座標および多極子の MPI プロセス間通信においては、データ量ではなく通信レイテンシーが律速であることがわかっている。特にプロセス数の増したストロングスケールラビリティ問題におい

てその傾向は顕著である。通信時間を削減しストロングスケールラビリティを向上させるべく、理研 R-CCS 中尾氏の協力のもと既存の MPI 通信部分を RDMA 通信に換装する作業を行なった。

図 6 には座標通信について MPI と RDMA 通信経過時間の比較を載せた。例えば表 1 での N=4 の場合について座標の被通信データサイズは z, y, x 軸方向それぞれについて 1KB, 8KB, 60KB 程度であり、ちょうど RDMA の MPI に対する優位性が発揮されるデータサイズである。図に示すように RDMA への換装によって通信経過時間は大幅に減少した。削減率はプロセス数に依存し、最も効果が大きい場合には 99% (1/2 倍) もの通信時間の削減を達成した。同様の換装を多極子の通信ルーチンについても行い、同程度の削減が達成されることを確認している。よって RDMA への換装によって MPI 並列に対するストロングスケールラビリティが大きく向上した。ただし現状の実装は富士通の拡張 RDMA インターフェース利用を前提としているため「京」コンピュータおよび FX100 (そして拡張 RDMA の実装が予想されるポスト「京」) でのみその恩恵が得られている。今後 Co-array Fortran での実装を進め ITO 等のインテル環境においても同等な通信時間削減が達成できるよう研究を進める。



RDMA-NEWはMPIと比較して67~99%の性能向上

図 6 袖部への座標通信に置ける経過時間の比較。横軸はプロセス数。

・ストロングスケラビリティテスト

これまで開発してきたソフトウェアの実際の研究への応用を前提に Oakforest-PACS 上での大規模 MD 計算のストロングスケラビリティテストを行った。原子数 1,000 万個からなる系を入力として、さまざまな並列化条件（使用スレッド数、ハイパースレッディング(HT)の有無、環境変数など）での MD サイクルあたりの経過時間を測定した。前年度の成果から、演算主体の MD 計算では実コア数以上を HT により使用した場合にスレッド並列性能向上が望めないこと、および 32 スレッドでスレッド並列性能が飽和することが示されていたため、計測スレッド数の上限は 32 とした。

図 7A には HT = 4（ノードあたりのスレッド数上限 272、うち使用数は 256）および HT = 1（ノードあたりのスレッド数上限 68、使用数はうち 64）とした場合の実行時間をプロセス数に対してプロットした。HT = 4, HT = 1 の場合ともに同じプロセス数を指定した場合にスレッド数の増加につれ順調に実行時間が減少しているとわかる。一方、図 7B には同じデータを使用ノード数に対してプロットした結果を示す。HT の値に関わらず全ての測定データが同じ直線上に乗っていることがわかる。これはすなわち OFP ではハイパースレッディングにより見かけ上のスレッド数が増えたとしても、そのパフォーマンスは実コア数=スレッド数での並列計算と変わらないことを意味する。以上から演算主体の分子動力学計算コードでは HT を用いて見かけ上のスレッド数を増やしたとしても性能向上が得られないことがわかった。

なお Oakforest-PACS 上で使用ノード数を 256 以上とし実行した場合に、1MD サイクルあたりの実行時間がサイクルごとランダムに 10 倍以上にもなる現象が頻発した。その理由は FatTree 通信ネットワーク上での使用ノード配置がその時点での空き状況によ




図 7 Oakforest-PACS でのストロングスケラビリティ測定結果。(A) 1 サイクルあたり実行時間 vs MPI プロセス数, (B) 1 サイクルあたり実行時間 vs ノード数. 図中 K_8t とあるのは京コンピュータでの測定値 (8 threads).

て無作為に選択されたことで、特に遠距離相互作用に関する多極子通信性能が大幅に劣化したためであると考えている。MODYLAS では 3D トーラスネットワーク上での 3 軸方向の隣接通信および隣接通信の積み重ねを前提としており、使用ノードの無作為な配置は通信性能に大きな劣化を生じる。大規模原子系での 256 ノード以上を用いた実用研究を行う上でこのランダムな遅延は致命的問題であるが、現状 Oakforest-PACS では使用ノード位置の指定をするシステムが無いためにユーザ側の工夫では如何ともし難い状況である。同マシン環境において富士通詳細 PA に匹敵する詳細なプロファイルをとる機能がないことも問題の解決を妨げている。

る。システムの改善(特に性能プロファイル取得環境の整備)を要求したい。

6. 今年度の進捗状況と今後の展望

本年度は512bit SIMDへのさらなる最適化、MPI 通信時間削減を目的に、以下 4 期に分け研究を進める計画であった。

- ・第一期 (4-6 月) : Xeon Skylake-SP, FX100 上でのコード事前評価 (512bit SIMD, MPI)
- ・第二期 (7-9 月) : 512bit SIMD, アシスタントコアを利用した MPI 並列に関するコード改良
- ・第三期 (10-12 月) : 512bit SIMD, MPI 並列に関するコード性能評価
- ・第四期 (1-3 月) : 大規模系での実際の MD 計算テスト, および更なる高度化

5 節で記したように、将来ポスト「京」での MODYLAS 実行においてストロングスケラビリティを向上させるための多くの成果が得られた。まず当初計画していなかった MPI 通信の RDMA 通信への換装によって、座標通信、多極子通信それぞれについて最大 2 倍程度の通信時間削減が達成された。インテル環境においても換装による恩恵を受けられるよう、富士通の拡張 RDMA インターフェースだけでなく Co-array Fortran での実装を進めている最中である。ホットスポットである P2P において、座標配列の形状を AoS から SoA に変更することにより、Skylake-SP や KNL での 512bit SIMD 命令を効率的に用いることが可能になった。この変更により特に KNL では 30%程度 P2P での実行時間が削減された。さらにノード内のスレッド数やプロセス数を変更した場合の KNL での性能変動測定から、演算主体の MD 計算ではハイパースレッディングを使用しないことを前提に MPI/スレッド並列の最適条件を探索する必要があること、および MCDRAM と DDR4 の性能差などを念頭に最適な環境変数設定を行う必要があることがわかった。システム上

の問題のために Oakforest-PACS では 256 ノード以上の大規模実行においてランダムな通信遅延が発生することがわかった。

JHPCN 課題とは別途、ポスト「京」重点課題 5 プロジェクトを通じて新規 MPI 通信方法の提案、FMM 演算方法の変更による演算量削減、単精度/倍精度混合演算によるホットスポット高速化等に取り組んでいる。例えば JHPCN 課題で提案した P2P での新しいスレッド並列アルゴリズム(code1-4)のコンセプトは新規 MPI 通信方法を前提とした新しい P2P コードに対してもそのまま適用できることがわかっている。2 つのプロジェクトの成果を統合することで、ポスト「京」を用いて大規模・長時間の MD 計算を実施し、サイエンス・工学の両分野に貢献することを今後の目標とする。

7. 研究成果リスト

(1) 学術論文

[1] Y. Andoh, S. Kitou, S. Okazaki, J. Mol. Liquids, **271**, 933-941 (2018). (査読付き)

(2) 国際会議プロシーディングス

[1] S. Ohshima, S. Suzuki, T. Sakashita, M. Ogino, T. Katagiri, Y. Andoh, “Performance evaluation of MODYLAS application on modern multi-core and many-core environments”, Proceedings of IPDPSW2019, accepted. (査読付き)

(3) 国際会議発表

[1] Y. Andoh, S. Hayakawa, S. Okazaki, “Molecular dynamics study on lipid bilayers with asymmetric lipid composition modeling cell plasma membranes”, Joint Conference of EMLG/JMLG Annual Meeting 2018 and 41st Symposium on Solution Chemistry of Japan, Nov. 4-8, Naogya (2018).

(4) 国内会議発表

[1] 大島 聡史, 鈴木 惣一郎, 坂下 達哉, 荻野 正雄, 片桐 孝洋, 安藤 嘉倫, “512bit SIMD 環境における分子動力学アプリケーション MODYLAS の性能評価”, 情報処理学会研究報告(HPC-166), 2018

年 09 月 20 日発行, pp.1-9, 2018.

[2] 安藤 嘉倫, 汎用分子動力学計算ソフトウェア MODYLAS への自動チューニング技術適用の展望, 第 10 回自動チューニング技術の現状と応用に関するシンポジウム, 東京 (2018).

[3] 安藤 嘉倫, 坂下 達哉, 吉井 範行, 岡崎 進, “大規模分子動力学計算高速化のための新規 MPI 通信方法の開発”, 第 21 回理論化学討論会, 岡崎 (2018).

[4] 安藤 嘉倫, 早川 志保, 岡崎 進, “非対称な脂質組成を持った脂質二重層膜モデル内での脂質分子側方凝集に関する理論的研究”, 第 10 回生体界面研究会, 東京 (2019).

(5) その他 (特許, プレス発表, 著書等)

謝辞

RDMA 通信の実装による通信時間削減の成果については理化学研究所計算科学研究センター (R-CCS) プログラミング環境研究チーム研究員の中尾昌広博士の貢献によるものが大でありここに謝意を呈する.