学際大規模情報基盤共同利用・共同研究拠点

第16回:次世代トランジスタの量子輸送シミュレーションに関する研究@大阪大学サイバーメディアセンター

 今日のコンピューターを支える半導体チップは,多数のシリコンMOS型トランジスタを集積した回路から構成されています.MOS型トランジスタでは,比例縮小することにより,集積度の向上と同時に,高性能化を実現できます.このスケーリング則に従い,これまで,指数関数的にデバイスサイズが縮小されてきました.しかし,デバイスが極度に微細化された結果,スケーリング則による性能向上の限界が顕在化してきました.現在,この状況の打破を目指して,様々なデバイス構造・材料が提案されており,そのような次世代デバイスの性能を予測できるシミュレータの開発が急務となっています.このような背景のもと,「次世代トランジスタの量子輸送シミュレーションに関する研究」(H27年度,課題代表者:森伸也・大阪大学)では,新材料ナノワイヤトランジスタの性能予測に向けた,スーパーコンピューター支援による量子輸送デバイスシミュレータの開発を行っています.

本課題で扱うデバイスは,細いワイヤ形状のトランジスタです(図(a)).ゲート長が短くなると,従来の平面構造では,十分なゲート制御性が得られないため,ナノワイヤなどの立体構造にする必要があります.図(b)に,シリコンナノワイヤトランジスタにおける量子輸送シミュレーションの計算例を示します.極めて微細なデバイスでは,電子が量子力学に従って運動するという量子性を無視することができません.量子論に基づく輸送方程式は,従来の古典的な手法より,多くの計算資源が必要であり,スーパーコンピューター支援が必須です.

jhpcn-fig2.png

図(b)は,シリコンナノワイヤトランジスタにおいて散乱を無視した結果です.今後は,シリコン以外の新しい材料において,フォノンなどの散乱過程を考慮したシミュレータの実現を目指します.そのためには,新材料を柔軟に扱うことのできる第一原理計算との連携に加え,並列計算などの計算科学的手法の併用による高速化が課題です.この課題の解決に向けて,量子輸送理論・半導体デバイスモデリングを専門とする研究者に,計算科学・応用数学の専門家を加えたチームを構成して,共同研究を実施しています.

担当:大阪大学 サイバーメディアセンター 伊達進