jh150046-NA24

超大規模シミュレーションのためのアーキテクチャ 特性を考慮した通信削減技術

遠藤敏夫(東京工業大学)

概要 メモリの速度性能・容量の伸びが、メニーコア化するプロセッサの伸びに追い つかないというメモリウォール問題は、今後のスパコンアーキテクチャにおいて顕著と なると見られている。この問題により、今後も高性能化・大規模化が強く求められる気 象・医療・防災を含む重要なシミュレーションの実現が困難となる。その問題解決に向 けて、これらのようなシミュレーションの主要カーネル計算における、データ通信(ノー ド間・ノード内のデータ移動を含む)の削減・メモリ階層効率活用技術の研究を推進する のが本研究の目的である。より具体的には、対象カーネル計算として疎行列演算および 格子演算を主な対象とし、研究参加者の JST-CREST プロジェクト等とも協調し、下記 の研究項目について推進する。(A)疎行列計算向けメモリレイアウト・通信の最適化、(B) ステンシル計算向けアルゴリズム局所性向上。研究にあたっては、HPCI-JHPCN シス テムに含まれる、メモリアーキテクチャの大きく異なる複数スーパーコンピューターを 用い、各アーキテクチャに適合した手法の研究も進める。

- 1. 共同研究に関する情報
- (1) 共同研究を実施した拠点名
 北海道大学
 東北大学
 東京大学
 東京工業大学
- (2) 共同研究分野
 - 超大規模数值計算系応用分野
 - ロ 超大規模データ処理系応用分野
 - ロ 超大容量ネットワーク技術分野
 - □ 超大規模情報システム関連研究分野

(3) 参加研究者の役割分担

遠藤敏夫(東京工業大学):全体統括 中島研吾(東京大学):アプリケーション開 発・検証 松岡聡(東京工業大学):性能/アーキテクチ ャモデル 額田彰(東京工業大学):性能/アーキテクチ ャモデル 長坂侑亮(東京工業大学):疎行列アプリケー ション最適化 片桐孝洋(東京大学):性能/アーキテクチャ モデル 大島聡史 (東京大学): 疎行列アプリケーショ ン最適化

岩下武史 (北海道大学):格子系アプリケーシ ョン最適化

2. 研究の目的と意義

メモリウォール問題の悪化にも関わらず、今後 の大規模シミュレーションの大規模化・高性能化 の進展の継続を可能とするために、主要カーネル 計算における,データ通信(ノード間・ノード内 のデータ移動を含む)の削減・メモリ階層効率活 用技術の研究を推進するのが本研究提案の目的 である.

本研究で主な対象とするメモリウォール問題 や計算通信比の悪化は、ポストペタ・エクサスケ ールのスパコンアークテクチャに向けて重大な 問題であることが本分野の共通認識となってお り、その文脈で Communication Avoiding Algorithmsの研究に注目が集まっている。

さらには Robert Lucas らによる DOE 報告書" Top Ten Exascale Research Challenge"におい ては述べられている,主要十課題のうち," Memory Technology","Data Management",

"Exascale Algorithm"の課題に、本研究が直接

対応している.特に、メモリアーキテクチャの特 性に合わせたデータ構造およびアルゴリズムの 研究を、近年発展が著しい疎行列データフォーマ ット(改良 ELL や Segmented-JDS)や、時間ブロ ッキング・パワーカーネルなどの、最新の研究成 果をベースに行う点は重要である.さらには通信 削減による消費エネルギーの削減(課題"Energy Efficiency")およびノード間通信削減アルゴリズ ムを用いることによるインターコネクトアーキ テクチャへのフィードバック (課題" Interconnect")にも対処する効果が生じることが 期待される.

以上のように将来のスパコンアーキテクチャ における重大な課題に取り組む本研究の意義は 極めて高いと言える.

3. 当拠点公募型共同研究として実施した意義 本研究ではメモリ・通信アーキテクチャの異なる 大規模スーパーコンピューターにおける技術実 証・アーキテクチャに適合した最適化を研究対象 に含む。汎用マルチコアプロセッサを備える東大 FX10, GPU アクセラレータを備える東工大 TSUBAME, ベクトルプロセッサを備える東工大 SX-ACE などを利用可能な JHPCN の研究として 行うことにより技術をより広範囲に実証すること ができる。さらに研究グループとしても,東工大・ 東大・北大の研究者がこれまでの研究成果を基に 強力に連携して研究を推進するものである. その 研究分野はアプリケーションからアーキテクチャ に広くまたがっており,当拠点公募型共同研究と して実施する必要性が高い.

4. 前年度までに得られた研究成果の概要

(新規課題のため該当なし)

5. 今年度の研究成果の詳細

(A) 疎行列計算向けメモリレイアウト・通信の最
 適化
 (A-1) SELL-C-σ 法に基づく行列格納手法

疎行列計算は間接参照を含むため memory-bound なプロセスである。従って疎行列演算において, 演算性能と比較してメモリ転送性能の低い昨今の 計算機の性能を引き出すことは困難である。係数 行列の格納形式が性能に影響することは広く知ら れており,様々な手法が提案されている。

Compressed Row Storage (CRS) 形式は、疎行列 の非零成分のみを記憶する方法である。 Ellpack-Itpack (ELL) 形式は各行における非零非 対角成分数を最大非零非対角成分数に固定する方 法であり、実際に非零非対角成分が存在しない部 分は係数=0 として計算する。CRS と比較して高い メモリアクセス効率が得られることが知られてい るが、計算量、必要記憶容量ともに増加する。ELL 形式を拡張し、より効率的に疎行列を記憶する手 法として、Sliced ELL 形式が提案されている。 Sliced ELL 形式は主として疎行列ベクトル積に使 用されていたが、前進後退代入などデータ依存性 を含むプロセスにも適用されている。SELL-C- σ

[引用 1] は Sliced ELL を更に SIMD 向けに拡張 したものである (図 4 参照)。C (Chunk Size) は SIMD 幅に相当し,非零非対角成分数の変化に応じ て, σ (Sorting Scope) を定める。図 1 の例では, 長さ 2 の Chunk が 4 つで 1 コンポーネントを構成 しており, SELL-2-8 と呼ばれる.非零非対角成分 が変化しない場合は SELL-C-1 と呼ばれる。

本研究では Intel Xeon E5 (IvyBridge-EP) 1 ソ ケット (10 コア), Intel Xeon Phi (Knights Corner) 1 ノード (60 コア, 240 スレッド)を使 用して検討を実施した。



図 1 SELL-C-σ[引用 1], C:Chunk Size, σ: Sorting Scope, この図 では C=2, σ=8

三次元有限要素による定常熱伝導問題から導か れる係数行列に点ヤコビ法に基づく前処理付き共 役勾配法(Preconditioned Conjugate Gradient, PCG)を適用した。図2はSELL-C-1の場合の計算結 果(GFLOPS 値に基づく計算性能)である。MIC 上 では C が小さいと性能が低いが 8 以上では性能は ほぼ一定となり、SELL-32-1 で最高の性能が得ら れている。今回使用した Intel Xeon Phi 5110P (Knights Corner) は 512bit 幅の AVX512 SIMD 命 令をサポートしており、64bit の倍精度実数では 長さ8の配列に相当する。Cが8より大きいとき に最高性能を発揮するのはその関係と考えられる。 最大性能は CRS の場合の 1.5 倍に相当する。一方 IvyBではCの値による影響はほとんどなく,また, CRS との差もほとんど無い。これは Intel Xeon E5-2680 v2 (Ivy-Bridge-EP) で採用されている アウト・オブ・オーダー実行の特性と考えられる 〔成果3〕。



図 2 PCG 法ソルバーの性能(総自由度数: 2,097,152=128³), SELL-C-法におけるチャンクサ イズ (C)の効果

[引用 1] M. Kreutzer, G. Hager, G. Wellein, H. Fehske, and A. R. Bishop: A unified sparse matrix data format for efficient general sparse matrix-vector multiplication on modern processors with wide SIMD units. SIAM Journal on Scientific Computing 36-5 (2014) C401–C423

大規模な並列計算機を使用する場合,ノード数の 増加によって通信のオーバーヘッドは増加する傾向 にある。並列計算において通信は必須のプロセスで あるが,通信をできる限り効率的に実施し,削減する ことは EFLOPS 級システムにおいて重要である。通信 の削減がアルゴリズムに不安定をもたらす可能性もあ る。ここでは、行列解法に焦点を当てアルゴリズムに 関して述べることにする。有限要素法,差分法等から 得られる大規模疎行列の解法としては共役勾配法 (Conjugate Gradient, CG)に代表されるクリロフ部分 空間法が広く使用されている。同手法では内積の計 算が現れるが、全 MPI プロセスによる通信を必要とす るため,計算量に比べて通信のオーバーヘッドの割 合が大きくなる。Pipelined CG法[引用2]では, CG法 の結果が変わらないように計算順序を変更し、MPI-3 でサポートされている非同期集団通信 (MPI Iallreduce)によって,集団通信のオーバーヘッ ドを隠蔽することに成功している。

図3は1,474,560自由度(491,520節点=96 ×80×64)の三次元静弾性問題(有限要素法)から導 かれる疎行列を並列 ICCG 法で解いた場合の,最大 64ノード(1,280コア,1,280MPIプロセス)までの加速 率の結果である。1ノードあたり2ソケット,各ソケット 10コアの Intel Xeon E5-2680 v2 (Ivy-Bridge-EP)に よるクラスタを使用している。適用したアルゴリズムは:

- Alg.1: オリジナルの ICCG 法
- Alg.2: Chronopoulos/Gear アルゴリズムに よる ICCG 法〔引用 2〕
- Alg.3: Pipelined CG 法[引用 2]
- Alg.4: Gropp アルゴリズムによる CG 法 〔引用 2〕

である。Alg.1 の 1 ノード(20 コア)における ICCG 法 の計算時間から得られる性能を 20 とした場合の各ア ルゴリズムによる速度増加率が示されている。内積部 分には非同期集団通信(MPI_Iallreduce)を適用し ている。Alg.2 は CG 法中の内積を一箇所に集めるこ とによって,集団通信の回数を減らしているだけであ るが,64 ノード(1,280 コア)ではオリジナル手法との 明瞭な差が認められる。Alg.3, Alg.4 でも同様であり, Alg.4 が最も高い性能を示していることがわかる。



図 3 三次元静弾性問題(有限要素法)における並列 ICCG 法の Ivy-Bridge クラスタ上での計算性能, 1,474,560 自由度 (491,520 節点=96 ×80×64),最大 64 ノード(1,280 コア, 1,280MPI プロセス)までの加速率

[引用 2] P. Ghysels and W. Vanroose, Hiding global synchronization latency in the preconditioned Conjugate Gradient algorithm, Parallel Computing 40-7, 224-238, 2014

(A-3) 悪条件問題向け並列前処理手法

不均質な物性を有する悪条件問題に領域分割に基 づく並列前処理付き反復法を適用した場合の性能と 安定性について評価を実施した。前処理手法は BILUT(p,d,d)法に基づく手法であり、領域分割手法 としては LBJ(Localized Block Jacobi)及び HID (Hierarchical Interface Decomposition)について 検討した。提案手法は Hetero3D(並列有限要素法 による三次元固体力学問題を対象としたベンチマー ク)に実装され, Fujitsu PRIMEHPC FX10 (Oakleaf-FX)(東大情報基盤センター)の 240 ノー ド、3,840 コアまで良好な安定性とスケーラビリティが 得られた。全般的に LBJ よりも HID の方が幅広いパ ラメータ値に対してやや安定である(図 4)。



図 4 並列 BILUT(p,d.t)-LBJ/HID-GPBi-CG 法の性能 (Strong Scalability),前処理行列 set-up+線形ソルバー計算 時間, Oakleaf-FX 上における各手法の t の最適値を適用, BILUT(1,0,2.5 × 10⁻²)-HID256 コアにおける計算時間によっ て無次元化, 400 × 320 × 240 節点 (=3.072 × 10⁷ 節点, 30,420,159 要素, 9.216 × 10⁷ DOF) (上)速度増加率,(下) 並列性能

(A-4) AMB 疎行列フォーマット

疎行列データの格納には通常メモリ使用量と演算 量の削減を目的として非ゼロ要素のみを保持する 疎行列フォーマットを使用する。代表的なものと して COO や CSR フォーマットがあるが、これら を含む現実的な疎行列フォーマットでは疎行列ベ クトル積計算時にベクトル要素への間接参照が必 要となり、引き起こされるランダムアクセスによ ってキャッシュメモリでのヒット率が低くなる。 より小さなキャッシュ容量しか持たない GPU で はより深刻な問題となっている。また、疎行列フ ォーマットでは各非ゼロ要素に関して値だけでな く行や列のインデックスを保持する必要がある。 その結果、行列ベクトル積計算そのものが持つメ モリバウンドであるという性質がより悪化するた め、性能がメモリバンド幅に律速し低下し、GPU などの持つ高い演算性能を十分に活用出来ていな いという問題がある。

疎行列ベクトル積計算の高速化を目的として、新 たな疎行列フォーマットである Adaptive Multi-level Blocking (AMB) フォーマットの構 築を行った。対象とする疎行列データに対して、 多段階の分割や圧縮処理を行うことによって、ベ クトル要素へのアクセスの局所性向上と非ゼロ要 素のインデックス要素の圧縮によるメモリバウン ド性の緩和を実現した。高速な疎行列ベクトル積 を実現する既存の疎行列フォーマットである SELL-C-oと疎行列ライブラリである cuSPARSE と yaSpMV との性能評価を行った結果を図5に記 す。



図 5. 疎行列フォーマット毎の疎行列ベクトル積計算性 能

多種多様な疎行列データに対して評価を行った結 果、AMBフォーマットを用いることによって行あ たりの平均非ゼロ要素数が大きい行列データに対 して、高い疎行列ベクトル積計算性能を達成する ことが可能であることを示した。また、同データ に対して、CSRと比較した各手法でのメモリアク セス量の比率を図6に示す。





AMB フォーマットを用いることによって、既存の 疎行列フォーマットを用いた場合から大幅にメモ リアクセス量を削減することが可能であることを 示している。また、メモリアクセス量を適切に削 減出来ている疎行列データにおいて疎行列ベクト ル積計算性能が向上していることから、疎行列ベ クトル積計算における通信削減の重要性を示して いると言える。

GPU で高い効果を発揮した AMB フォーマットであ るが、メモリアクセス量削減という観点からは他 のプロセッサアーキテクチャにも有効であると考 えられる。そこで GPU と同様の高いメモリバンド 幅を備える SX-ACE において評価を行ったが顕著 な性能向上は得られなかった。このような結果に なった原因は幾つか考えられるが、基本的にはプ ロセッサアーキテクチャの差によるものである。 まず AMB フォーマットで用いる 16bit 整数の使用 によるメモリアクセス量の削減であるが、SX-ACE では整数の場合 32bit または 64bit しかベクトル 命令が用意されていない。また SX-ACE ではベクト ル長が 256 のベクトルパイプラインであり、基本 的には 256 要素の全てが揃わないと後続の処理へ 進まないため一部の要素が ADB のキャッシュミス を生じた場合のペナルティが大きい。また GPU の ようにたくさんのスレッドが同時に実行すること でレイテンシを軽減するような効果もない。

(B) ステンシル計算向けアルゴリズム局所性向上(B-1) 実アプリケーションの局所性向上・大規模化

局所性向上・通信削減によりメモリ階層を効率利

学際大規模情報基盤共同利用·共同研究拠点 平成 27 年度共同研究 最終報告書 2016 年 5 月

用するアルゴリズムの研究として、ステンシル演算の 時間ブロッキングに関する研究を取組んでいる。 GPU のもつデバイスメモリ階層を考慮するために、東 工大 TSUBAME スパコンを主プラットフォームとして 研究に取り組んだ。時間ブロッキングは、ステンシル 対象領域のうち一部領域(上位メモリに収まる範囲) の計算にとりかかったら、その一部領域について複 数時間ステップの計算を一気に行う手法である。これ は局所性向上手法としてかつてより知られた方法で あるが、ここではキャッシュ効率向上よりも異なるメモ リ階層間のデータ移動を削減するために用いてい る。

一般的に時間ブロッキングをステンシル計算に 基づいた既存のアプリに組み込むには、ループ構造 の大幅な改変のために、高いプログラミングコストを 必要とする。これを(完全な解消ではないが)大きく軽 減するために、代表者らが提案・実装しているメモリ 階層活用ランタイムライブラリである HHRT (Hybrid Hierarchical RunTime)を用いている。時間ブロッキン グを比較的低いプログラミングコストでアプリコードに 組み込み、HHRT 上で動作させるというアプローチを 取る。

この手法を、MPI および CUDA で実装された既存 の大規模シミュレーションコードである、都市気流シミ ュレーションと樹状結晶シミュレーション(いずれも東 工大青木尊之らによる)に適用した。コードの一部改 変により、時間ブロッキングおよび関連の最適化をほ どこした。結果として、これまでデバイスメモリ容量に ステンシル配列サイズが制限されていたアプリケーシ ョンを、その制限を超えて実行することに成功した。こ のときの性能は、図7および図8に示すように、アプリ の用いる格子配列が GPU デバイスメモリ容量を超え ても動作可能であることを実証した。性能へのオーバ ヘッドはデバイスメモリ容量の4 倍時に約 20%~30% である。



図 7 都市気流シミュレーションに時間 ブロッキングを組み込み HHRT 上で実 行した場合の性能



図 8: 樹状結晶シミュレーションに時間ブロッキ ングを組み込み HHRT 上で実行した場合の性能

(B-2) Flash メモリ階層対応とアーキ検討

上記の成果を拡張し、適切なメモリ階層設計を 持つスパコンアーキテクチャ上において、ステン シル計算において実現可能な問題規模をさらに拡 大する試みを行った。このためには、ホストメモ リ (DDR 系 DRAM) よりもさらに大容量としやすい Flash SSD を第三のメモリ階層ととらえる。この ようなデバイスは、HPCI-JHPCN システムの中では TSUBAME にいち早く導入されていた。その対応の ための変更を HHRT ライブラリにほどこした。より 具体的には、上位メモリ階層のユーザデータのス ワップ先として、ホストメモリだけでなく Flash SSD を対象に含めた。

このような研究開発を TSUBAME 上で行っていた が、予備実験において、TSUBAME のもつ Flash SSD (2010 年に導入されたもの)のアクセス性能が、こ の目的には不足することが分かった。

そのため、HPCI-JHPCN システム外ではあるが、

最新の m. 2 SSD を搭載する PC サーバを用意し、そ の上で評価を行った。TSUBAME2 の SSD の性能が Read 300MB/s 程度、Write 200MB/s であったのに 対し、この m. 2 SSD は Read 2. 4GB/s, Write 1. 5GB/s と、10 倍近い高速アクセスを可能とする。このデ バイス利用と、時間ブロッキングパラメータの詳 細な解析により、図 9 に示すような速度を達成し た。このとき、デバイスメモリ 12GiB およびホス トメモリ 64GiB を超え、最大 192GiB のケースで実 行成功している。96GiB の際の性能低下は 45%程度 であり、これは無視できないオーバヘッドではあ るが、計算資源が大きく制限されるときでも、大 規模計算を現実的な速度で可能であることを示し た。





6. 今年度の進捗状況と今後の展望

(A) 疎行列計算向けメモリレイアウト・通信の最 適化

(A-1) SELL-C-σ法に基づく行列格納手法

SELL-C-σ法はこれまで専ら疎行列ベクトル計算に 適用されており,本研究においても同様である。 ICCG法等の前処理付き反復法のデータ依存性を含 むプロセス(不完全分解,前進後退代入)への適用は Gauss-Seidel 反復法を除いてはまだ実施されておら ず,早急に取り組む必要がある。

(A-4) AMB 疎行列フォーマット

AMB フォーマットではメモリアクセス量の予測と それに基づく実行時間モデル化が非常に高い精度 で実現されている。図3にフォーマット変換後の 予測メモリアクセス量と実行時間の対応を示す。



図 9: フォーマット変換後の予測メモリアクセス量と 実行時間の対応

多くの疎行列データに対して、メモリアクセスの 予測量に比例して疎行列ベクトル積計算の実行時 間が推移している。AMB フォーマットの最適化の 一つである行列の列分割により入力ベクトルへの ランダムアクセス時のキャッシュミス率を抑えた 結果、不確定要素が除去されモデルの精度が高く なっている。モデルによって実行時間を推定可能 というこの事実はアプリケーションをマルチGP U, マルチノードに拡張した時に重要性を増す。 並列実行時には一番実行時間が長いGPUが律速 となり全体の性能を制限するため、GPU間のロ ードバランスが最も重要である。AMB フォーマッ トを使用するのであれば、通信時間や BLAS ルーチ ン等のモデル化が容易な処理に加えて疎行列ベク トル積計算部分も含めたソルバーなど全体のモデ ル化によりロードバランスの最適化が可能となる。

(B) ステンシル計算向けアルゴリズム局所性向上(B-1) 実アプリケーションの局所性向上・大規模化

ステンシル計算の問題規模は、通常では高速か つ小容量のメモリ階層によって限定される。これ に対して、アルゴリズム的な局所性向上(店舗らる ブロッキング)とメモリ階層の隠蔽を行うミドル ウェア(HHRT ライブラリ)の組み合わせにより、比較的小さいオーバヘッドでその限界を超えることができることを、実際のシミュレーションコードを用いた TSUBAME スパコン上の性能評価を通して示した。

(B-2) Flash メモリ階層対応とアーキ検討

デバイスメモリ・ホストメモリに加えたメモリ 階層として Flash SSD を用いることによるさら なる問題規模拡大について取り組んだ。この目的 のためには、TSUBAME スパコンの SSD よりも 最新の GB/s 級のアクセス速度を持つデバイスの 搭載が必要であることを示した。

今後は、(B-1)と(B-2)の成果の統合により、 Flash SSD の規模における実シミュレーションコ ードの評価が急がれる。さらには将来のスパコン に向けて、今回アーキテクチャのメモリ階層の詳 細評価を通して判明した、高速 Flash デバイスの 次世代スパコンへの導入について、種々のトレー ドオフを考慮しつつ検討する。

7. 研究成果リスト

(1) 学術論文

(2) 国際会議プロシーディングス

<u>Toshio Endo</u>, Yuki Takasaki, <u>Satoshi Matsuoka</u>. Realizing Extremely Large-Scale Stencil Applications on GPU Supercomputers . In Proceedings of The 21st IEEE International Conference on Parallel and Distributed Systems (ICPADS 2015), Melbourne, December, 2015.

<u>Nakajima, K</u>., Parallel Iterative Solvers for Ill-conditioned Problems with Heterogeneous Material Properties, Proceedings of IHPCES 2016 (Sixth International Workshop on Advances in High-Performance Computational Earth Sciences: Applications and Frameworks) in conjunction with ICCS 2016, San Diego, CA, USA, 2016 (in press)

<u>Yusuke Nagasaka, Akira Nukada and Satoshi</u> <u>Matsuoka</u>. "Adaptive Multi-level Blocking Optimization for Sparse Matrix Vector Multiplication on GPU", In Proc. of the 16th International Conference on Computational Science (ICCS 2016), Procedia Computer Science series, Elsevier, June 2016, to appear.

(3) 国際会議発表

<u>Toshio Endo, Satoshi Matsuoka</u>. Realizing Extremely Large-Scale Stencil Applications on GPU Supercomputers with a Memory Hierarchy Management Runtime Library. Workshop on Programming Abstractions for Data Locality (PADAL 2015), Berkeley, June 25, 2015.

<u>Yusuke Nagasaka, Akira Nukada, Satoshi</u> <u>Matsuoka</u>. "Multi-Level Blocking Optimization for Fast Sparse Matrix Vector Multiplication on GPUs", In Proc. of 2015 ACM/IEEE International Conference for High Performance Computing, Networking, Storage and Analysis, Austin, TX., Technical Poster, ACM Press, Nov. 2015.

<u>Nakajima, K</u>., Parallel Iterative Solvers based on Domain Decomposition with Robust Preconditioners for Ill-conditioned Problems, IPSJ Proceedings of the 2nd Annual Meeting on Advanced Computing System and Infrastructure (ACSI2016), 2016

<u>Yusuke Nagasaka, Akira Nukada, Satoshi</u> <u>Matsuoka</u>. "Fast Sparse Matrix Vector Multiplication with Highly-Compressed Sparse 学際大規模情報基盤共同利用,共同研究拠点 平成 27 年度共同研究 最終報告書 2016 年 5 月 Format", GPU Technology Conference 2016, poster, April 2016.

(4) 国内会議発表

高寄 祐樹, <u>遠藤 敏夫, 松岡 聡</u>. GPU クラスタ における大規模都市気流シミュレーションの最適 化と性能モデル. 情報処理学会ハイパフォーマン スコンピューティングと計算科学シンポジウム (HPCS2015), 東京, 2015 年 5 月 20 日.

<u>長坂侑亮, 額田彰, 松岡聡</u>.「多段階ブロッキング によるメモリアクセス量削減を図った GPU 向け 疎行列ベクトル積計算手法の性能評価」, NVIDIA GTC Japan 2015, ポスター, 2015 年 9 月.

<u>長坂 侑亮, 額田 彰, 松岡 聡</u>. 「疎行列ベクトル 積計算を対象とした GPU 向けメモリアクセス削 減 手 法 」, 情 報 処 理 学 会 研 究 報 告, Vol. 2015-HPC-151, No. 8, 2015 年 9 月.

<u>中島研吾,片桐孝洋,大島聡史</u>,塙敏博, ppOpen-APPL/FVM を使用した並列有限要素法 アプリケーションの開発,情報処理学会研究報告 (HPC-151-24), 2015

<u>遠藤 敏夫</u>. 大規模・高性能演算のための多階層 メモリの活用 . 情報処理学会研究報告, 2015-HPC-153 No.14, 7pages, 2016年3月2日.

(5) その他(特許, プレス発表, 著書等)